blob: af810318d561f9d7c76b1f23a53eb14f69d90e8c (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
|
**Block**: Début = label, fin = `jump` ou `cjump`, ni label ni jmp au milieu
# Microprocessors
**ISA** (Instruction Set Architecture) : format, encoding, operations...
## Complex Instruction Set Chip
-> Operations compliquées encapsulées -> plus simple pour l'humain
-> bcp d'instructions
operations n'ont pas toujours la même taille donc plus chiant à exécuter
plusieurs cycles cpu par instruction
## Reduced Instruction Set Chip
One instruction per cycle
### Pipeline d'instruction
Possible parce que les instructions ont tout le temps la même taille
Permet de charger quasi-parallelement les instructions
- Instruction Fetch (IF)
- Instruction Decode (ID)
- Execute (EX)
- Memory Access (MA)
- Write Back (WB)
# MIPS
A simple RISC microprocessor
- N64
- PlayStation
- Cisco router
|
